Czym dokładnie jest pętla blokowana fazowo?

Ten artykuł przedstawia system sprzężenia zwrotnego oparty na fazie, który odgrywa ważną rolę w wielu aplikacjach.

Większość z nas spotkała się ze zwrotem „pętla blokowana fazowo” (lub jego skrótem, PLL). Podejrzewam jednak, że stosunkowo niewielu z nas dokładnie rozumie 1) wewnętrzną funkcjonalność PLL i 2) jak ta funkcjonalność prowadzi do różnych sposobów, w których PLL są używane. Moim celem w tym artykule jest dostarczenie jasnego, intuicyjnego wyjaśnienia podstawowych cech PLL, a my będziemy kontynuować z dodatkowymi artykułami, które zbadają szczegóły.

Termin „pętla z blokadą fazy” pojawia się w różnych kontekstach: mikrokontrolery, demodulatory RF, moduły oscylatorów, komunikacja szeregowa. Pierwszą rzeczą, którą należy zrozumieć jest to, że „PLL” nie odnosi się do pojedynczego komponentu. PLL jest systemem – składa się z wielu komponentów, które są starannie zaprojektowane i połączone ze sobą w konfiguracji z ujemnym sprzężeniem zwrotnym. Prawdą jest, że PLL są sprzedawane jako pojedynczy układ scalony, a więc naturalnym byłoby myśleć o nich jako o „komponencie”, ale nie pozwól, aby to odwróciło Twoją uwagę od faktu, że PLL są analogiczne do (na przykład) rozbudowanego układu wzmacniacza opartego na op-ampie, a nie do samego op-ampa.

PLL ≥ PD + LPF + VCO

Zacznijmy od schematu:

To jest tak podstawowe, jak tylko PLL może być. Omówmy trzy podstawowe komponenty.

• Detektor fazy (niestety) nie jest tak naprawdę detektorem fazy, ale taka jest standardowa terminologia. Detektor fazy w PLL jest tak naprawdę detektorem różnicy faz, tzn. przyjmuje dwa okresowe sygnały wejściowe i wytwarza sygnał wyjściowy reprezentujący różnicę faz pomiędzy tymi dwoma wejściami.
• Wyjście detektora fazy nie jest prostym sygnałem analogowym, który jest proporcjonalny do różnicy faz. Prosty sygnał analogowy gdzieś tam jest, ale jest on połączony z zawartością wysokiej częstotliwości, która sprawia, że sygnał wygląda zupełnie inaczej niż można by się spodziewać. Stąd filtr dolnoprzepustowy: tłumi on składowe o wyższej częstotliwości i przekształca wyjście detektora fazy w coś, co może sterować VCO.
• Oscylator sterowany napięciem jest, jak zgadłeś, oscylatorem sterowanym napięciem. Dokładniej mówiąc, częstotliwość sygnału okresowego generowanego przez oscylator jest kontrolowana przez napięcie. Tak więc VCO jest oscylatorem o zmiennej częstotliwości, który pozwala zewnętrznemu napięciu wpływać na częstotliwość oscylacji. W przypadku PLL, napięcie sterujące jest sygnałem z detektora fazy z filtrem dolnoprzepustowym.

Formy falowe

Zanim omówimy działanie ujemnego sprzężenia zwrotnego, przenieśmy tę dyskusję do sfery praktycznej. Przyjrzymy się kilku przebiegom wytwarzanym przez cyfrowy PLL. Możesz sobie wyobrazić PLL jako układ głównie analogowy, i to jest w porządku, ale eksperymentowanie z układem cyfrowym jest (moim zdaniem) prostsze. Istotną rzeczą, o której należy pamiętać jest to, że te same koncepcje odnoszą się zarówno do analogowych jak i cyfrowych implementacji. Jeśli zrozumiesz co się dzieje z tymi cyfrowymi przebiegami, zrozumiesz sygnały PLL w ogóle.

W cyfrowym PLL, wszystko czego potrzebujesz do detektora fazy to bramka XOR. Jak wiesz, bramka XOR daje na wyjściu stan logiczno-wysoki tylko wtedy, gdy dwa wejścia są różne. Jeśli rozszerzymy to zachowanie na sytuację, w której oba wejścia są falami kwadratowymi, XOR staje się „detektorem poza fazą”:

Te dwie fale kwadratowe mają małą różnicę faz, a w konsekwencji są w różnych stanach logicznych przez niewielką część cyklu. Gdy stany logiczne są różne, na wyjściu XOR jest stan wysoki. Jeśli różnica faz staje się większa, wyjście XOR spędza więcej czasu w stanie logicznym wysokim:

W ten sposób bramka XOR działa jako detektor fazy: Wraz ze wzrostem różnicy faz, wyjście spędza większą część cyklu w stanie logicznie wysokim. Innymi słowy, cykl pracy, a tym samym średnia wartość wyjścia XOR jest proporcjonalna do różnicy faz.

Kolejnym krokiem jest użycie tej średniej wartości jako sygnału sterującego dla VCO, i tu właśnie pojawia się filtr dolnoprzepustowy:

Zielony ślad, który jest wartością średnią z odrobiną tętnienia, jest wytwarzany przez przepuszczenie sygnału z detektora fazy przez prosty filtr dolnoprzepustowy RC (możesz rozpoznać tę technikę, jeśli używałeś „PWM DAC”, czyli przetwornika cyfrowo-analogowego, który działa przez filtrowanie dolnoprzepustowe sygnału modulowanego szerokością impulsu). Ślad jest oznaczony jako „ctrl”, ponieważ jest to sygnał, którego możemy użyć do sterowania (tj. zmiany częstotliwości) VCO.

Zamykanie pętli

PLL mogą być używane na różne sprytne sposoby, ale ich podstawową funkcją jest „blokowanie” częstotliwości wyjściowej do częstotliwości wejściowej. (Blokują one również fazę wyjściową do fazy wejściowej, jak można się spodziewać po nazwie „pętla z blokadą fazy”, ale jest to inny rodzaj blokady). Blokowanie jest możliwe dzięki ujemnemu sprzężeniu zwrotnemu, tj. poprzez skierowanie sygnału wyjściowego z powrotem do detektora fazy (jak pokazano na powyższym schemacie).

W moim doświadczeniu, próba dokładnego zrozumienia procesu, w którym PLL blokuje częstotliwość wyjściową do częstotliwości wejściowej jest jak próba złapania kawałka mgły i trzymania go w dłoni. Jest tuż przed tobą, i wiesz, że jest prawdziwa, i wiesz mniej więcej czym jest, ale umyka ci, gdy naprawdę próbujesz ją obserwować i zrozumieć. Omówimy ten proces dokładniej w przyszłym artykule. Na razie zostawię cię z kilkoma ważnymi punktami, które pomogą ci zastanowić się nad tą interesującą funkcjonalnością.

• Detektor fazy będzie produkował stały cykl pracy (a więc stałą wartość średnią) tylko wtedy, gdy dwie częstotliwości wejściowe są równe (jak w przykładach powyżej). Różne częstotliwości prowadzą do okresowych zmian w cyklu pracy:

• W konsekwencji, napięcie sterujące będzie kontynuowało wędrowanie w górę i w dół, aż częstotliwość wyjściowa będzie równa częstotliwości wejściowej.
• Aby ustanowić blokadę, PLL musi zrobić więcej niż tylko zrównać częstotliwość wyjściową z częstotliwością wejściową. Musi również ustalić relację fazową wejście-wyjście, która prowadzi do odpowiedniego napięcia sterującego.
• PLC nie ma możliwości bezpośredniego kontrolowania fazy sygnału VCO. Jedynym sposobem, w jaki może regulować fazę VCO jest regulacja częstotliwości, a zatem zmiany częstotliwości będą kontynuowane do momentu osiągnięcia zarówno blokady częstotliwości jak i blokady fazy.

.