O que é exactamente um loop bloqueado por fases, Enfim?

Este artigo introduz um sistema de feedback baseado em fases que desempenha um papel importante em muitas aplicações.

A maioria de nós já viu a frase “loop bloqueado por fases” (ou a sua abreviatura, PLL). Suspeito, no entanto, que relativamente poucos de nós compreendem bem 1) a funcionalidade interna de uma PLL e 2) como esta funcionalidade conduz às várias formas de utilização das PLL. O meu objectivo neste artigo é fornecer uma explicação clara e intuitiva das características fundamentais das PLL, e continuaremos com artigos adicionais que exploram os detalhes.

O termo “loop bloqueado por fases” aparece numa variedade de contextos: microcontroladores, desmoduladores RF, módulos osciladores, comunicações em série. A primeira coisa a compreender é que “PLL” não se refere a um único componente. Uma PLL é um sistema – consiste em múltiplos componentes que são cuidadosamente concebidos e interligados numa configuração de alimentação negativa. É verdade que as PLL são vendidas como um único circuito integrado, e assim seria natural pensar nelas como um “componente”, mas não deixe que isto o distraia do facto de as PLL serem análogas (por exemplo) a um circuito amplificador elaborado baseado em op-amp, e não a um op-amp em si.

PLL ≥ PD + LPF + VCO

Comecemos com um diagrama:

Isto é tão básico como uma PLL pode ser. Vamos discutir os três componentes essenciais.

• Um detector de fases não é (infelizmente) realmente um detector de fases, mas essa é a terminologia padrão. O detector de fase numa PLL é na realidade um detector de diferença de fase, ou seja, aceita dois sinais de entrada periódicos e produz um sinal de saída representando a diferença de fase entre as duas entradas.
• A saída do detector de fase não é um sinal analógico simples que seja proporcional à diferença de fase. O sinal analógico simples está aí algures, mas é combinado com um conteúdo de alta frequência que faz com que o sinal pareça muito diferente do que se poderia esperar. Daí o filtro de baixa passagem: suprime os componentes de alta frequência e transforma a saída do detector de fase em algo que pode controlar um VCO.
• O oscilador controlado por voltagem é, adivinhou, um oscilador controlado por uma voltagem. Mais especificamente, a frequência do sinal periódico gerado pelo oscilador é controlada por uma voltagem. Assim, o VCO é um oscilador de frequência variável que permite que uma tensão externa influencie a sua frequência de oscilação. No caso de uma PLL, a tensão de controlo é um sinal detector de fase de baixa frequência de passagem.

Formas de onda

P>Antes de discutirmos a acção de feedback negativo, vamos passar esta discussão para o domínio prático. Vamos analisar algumas formas de onda produzidas por uma PLL digital. Pode imaginar uma PLL como um sistema essencialmente analógico, e não há problema, mas experimentar um sistema digital é (na minha opinião) mais simples. O essencial a ter em mente é que os mesmos conceitos se aplicam tanto às implementações analógicas como às digitais. Se compreender o que está a acontecer com estas formas de onda digitais, compreende os sinais PLL em geral.

Num PLL digital, tudo o que precisa para o detector de fase é uma porta XOR. Como sabe, um portão XOR produz uma saída lógica elevada apenas quando as duas entradas são diferentes. Se estender este comportamento a uma situação em que ambas as entradas são ondas quadradas, o XOR torna-se um “detector fora de fase”:

Estas duas ondas quadradas têm uma pequena diferença de fase, e consequentemente estão em estados lógicos diferentes para uma pequena parte do ciclo. Quando os estados lógicos são diferentes, a saída XOR é elevada. Se a diferença de fase se torna maior, a saída XOR gasta mais tempo em estados lógicos altos:

É assim que um portão XOR funciona como um detector de fase: À medida que a diferença de fase aumenta, a saída gasta uma porção maior do ciclo em estados lógicos altos. Por outras palavras, o ciclo de funcionamento, e consequentemente o valor médio, da saída XOR é proporcional à diferença de fase.

O passo seguinte é utilizar este valor médio como sinal de controlo para o VCO, e é aqui que entra o filtro passa-baixo:

O traço verde, que é o valor médio com um pouco de ondulação, é produzido pela passagem do sinal detector de fase através de um simples filtro passa-baixo RC (pode reconhecer esta técnica se tiver utilizado um “PWM DAC”, que é um conversor digital para analógico que funciona através de uma filtragem passa-baixo com um sinal modulado por largura de impulso). O traço é rotulado “ctrl” porque este é o sinal que podemos usar para controlar (ou seja, variar a frequência de) o VCO.

Closing the Loop

PLLs pode ser usado de várias formas inteligentes, mas a funcionalidade fundamental é “bloquear” a frequência de saída para a frequência de entrada. (Também bloqueiam a fase de saída à fase de entrada, como seria de esperar do nome “loop de bloqueio de fase”, mas é um tipo diferente de bloqueio). A acção de bloqueio é possível através de feedback negativo, ou seja, encaminhando o sinal de saída de volta para o detector de fase (como mostrado no diagrama acima).

Na minha experiência, tentar compreender completamente o processo exacto pelo qual uma PLL bloqueia a frequência de saída para a frequência de entrada é como tentar agarrar um pedaço de nevoeiro e segurá-lo na sua mão. Está mesmo à sua frente, e sabe que é real, e sabe mais ou menos o que é, mas escorrega quando realmente tenta observá-lo e compreendê-lo. Discutiremos mais aprofundadamente este processo num artigo futuro. Por agora, deixar-lhe-ei alguns pontos importantes que o ajudarão a ponderar esta interessante funcionalidade.

• O detector de fase só produzirá um ciclo de funcionamento constante (e portanto um valor médio constante) quando as duas frequências de entrada forem iguais (como nos exemplos acima). Frequências diferentes levam a variações periódicas no ciclo de funcionamento:

• Consequentemente, a tensão de controlo continuará a vaguear para cima e para baixo até a frequência de saída ser igual à frequência de entrada.
• Para estabelecer o bloqueio, a PLL deve fazer mais do que fazer com que a frequência de saída seja igual à frequência de entrada. Deve também estabelecer a relação entre fase de entrada e fase de saída que conduz à tensão de controlo apropriada.
• A PLL não tem forma de controlar directamente a fase do sinal VCO. A única forma de ajustar a fase VCO é ajustando a frequência, e assim as variações de frequência continuarão até que tanto o bloqueio de frequência como o bloqueio de fase tenham sido alcançados.