Che cos’è esattamente un Phase-Locked Loop, comunque?

Questo articolo introduce un sistema di feedback basato sulla fase che gioca un ruolo importante in molte applicazioni.

La maggior parte di noi ha visto la frase “phase-locked loop” (o la sua abbreviazione, PLL). Ho il sospetto, tuttavia, che relativamente pochi di noi comprendano a fondo 1) la funzionalità interna di un PLL e 2) come questa funzionalità porti ai vari modi in cui i PLL sono usati. Il mio obiettivo in questo articolo è di fornire una spiegazione chiara e intuitiva delle caratteristiche fondamentali del PLL, e continueremo con ulteriori articoli che esploreranno i dettagli.

Il termine “phase-locked loop” appare in una varietà di contesti: microcontrollori, demodulatori RF, moduli oscillatori, comunicazioni seriali. La prima cosa da capire è che “PLL” non si riferisce a un singolo componente. Un PLL è un sistema – consiste di più componenti che sono accuratamente progettati e interconnessi in una configurazione a feedback negativo. È vero che i PLL sono venduti come un singolo circuito integrato, e quindi sarebbe naturale pensare a loro come a un “componente”, ma non lasciate che questo vi distragga dal fatto che i PLL sono analoghi a (per esempio) un elaborato circuito amplificatore basato su op-amp, non a un op-amp stesso.

PLL ≥ PD + LPF + VCO

Iniziamo con un diagramma:

Questo è quanto di più basilare possa essere un PLL. Discutiamo i tre componenti essenziali.

• Un rilevatore di fase non è (sfortunatamente) realmente un rilevatore di fase, ma questa è la terminologia standard. Il rilevatore di fase in un PLL è in realtà un rilevatore di differenza di fase, cioè accetta due segnali di ingresso periodici e produce un segnale di uscita che rappresenta la differenza di fase tra i due ingressi.
• L’uscita del rilevatore di fase non è un segnale analogico diretto che è proporzionale alla differenza di fase. Il segnale analogico diretto è lì da qualche parte, ma è combinato con un contenuto ad alta frequenza che rende il segnale molto diverso da quello che ci si potrebbe aspettare. Da qui il filtro passa-basso: sopprime le componenti ad alta frequenza e trasforma l’uscita del rilevatore di fase in qualcosa che può controllare un VCO.
• L’oscillatore controllato in tensione è, avete indovinato, un oscillatore controllato da una tensione. Più specificamente, la frequenza del segnale periodico generato dall’oscillatore è controllata da una tensione. Quindi il VCO è un oscillatore a frequenza variabile che permette a una tensione esterna di influenzare la sua frequenza di oscillazione. Nel caso di un PLL, la tensione di controllo è un segnale del rilevatore di fase filtrato a basso livello.

Forme d’onda

Prima di discutere l’azione di feedback negativo, spostiamo questa discussione nel regno pratico. Guarderemo alcune forme d’onda prodotte da un PLL digitale. Potreste immaginare un PLL come un sistema principalmente analogico, e va bene, ma sperimentare con un sistema digitale è (a mio parere) più semplice. La cosa essenziale da tenere a mente è che gli stessi concetti si applicano a entrambe le implementazioni analogiche e digitali. Se capisci cosa succede con queste forme d’onda digitali, capisci i segnali PLL in generale.

In un PLL digitale, tutto ciò di cui hai bisogno per il rilevatore di fase è un gate XOR. Come sapete, un gate XOR produce un’uscita logico-alta solo quando i due ingressi sono diversi. Se estendete questo comportamento a una situazione in cui entrambi gli ingressi sono onde quadre, lo XOR diventa un “rivelatore fuori fase”:

Queste due onde quadre hanno una piccola differenza di fase, e di conseguenza sono a stati logici diversi per una piccola parte del ciclo. Quando gli stati logici sono diversi, l’uscita XOR è alta. Se la differenza di fase diventa più grande, l’uscita XOR passa più tempo a livello logico alto:

Questo è il modo in cui un gate XOR funziona come rilevatore di fase: All’aumentare della differenza di fase, l’uscita trascorre una porzione maggiore del ciclo a livello logico alto. In altre parole, il duty cycle, e quindi il valore medio, dell’uscita XOR è proporzionale alla differenza di fase.

Il passo successivo è quello di utilizzare questo valore medio come segnale di controllo per il VCO, ed è qui che entra in gioco il filtro passa basso:

La traccia verde, che è il valore medio con un po’ di ondulazione, è prodotta facendo passare il segnale del rilevatore di fase attraverso un semplice filtro passa-basso RC (potresti riconoscere questa tecnica se hai usato un “PWM DAC”, che è un convertitore digitale-analogico che funziona filtrando un segnale modulato a larghezza di impulso). La traccia è etichettata “ctrl” perché questo è il segnale che possiamo usare per controllare (cioè, variare la frequenza) il VCO.

Chiude il Loop

IPLL possono essere usati in vari modi intelligenti, ma la funzionalità fondamentale è “bloccare” la frequenza di uscita alla frequenza di ingresso. (Bloccano anche la fase di uscita alla fase di ingresso, come ci si aspetterebbe dal nome “phase-locked loop”, ma è un diverso tipo di blocco). L’azione di blocco è resa possibile dalla retroazione negativa, vale a dire, instradando il segnale di uscita verso il rilevatore di fase (come mostrato nel diagramma sopra).

Nella mia esperienza, cercare di capire a fondo il processo esatto con cui un PLL blocca la frequenza di uscita a quella di ingresso è come cercare di afferrare un pezzo di nebbia e tenerlo in mano. È proprio lì davanti a te, e sai che è reale, e sai più o meno cos’è, ma scivola via quando cerchi davvero di osservarla e comprenderla. Discuteremo ulteriormente questo processo in un articolo futuro. Per ora, vi lascio con alcuni punti importanti che vi aiuteranno a riflettere su questa interessante funzionalità.

• Il rilevatore di fase produrrà un duty cycle costante (e quindi un valore medio costante) solo quando le due frequenze di ingresso sono uguali (come negli esempi precedenti). Frequenze diverse portano a variazioni periodiche del duty cycle:

• Di conseguenza, la tensione di controllo continuerà a vagare su e giù finché la frequenza di uscita sarà uguale a quella di ingresso.
• Per stabilire il lock, il PLL deve fare di più che rendere la frequenza di uscita uguale alla frequenza di ingresso. Deve anche stabilire la relazione di fase ingresso-uscita che porta alla tensione di controllo appropriata.
• Il PLL non ha modo di controllare direttamente la fase del segnale VCO. L’unico modo in cui può regolare la fase del VCO è regolando la frequenza, e quindi le variazioni di frequenza continueranno fino a quando sia il blocco della frequenza che il blocco di fase sono stati raggiunti.