En logique binaire, les deux niveaux sont le haut logique et le bas logique, qui correspondent généralement aux nombres binaires 1 et 0 respectivement. Les signaux présentant l’un de ces deux niveaux peuvent être utilisés dans l’algèbre booléenne pour la conception ou l’analyse de circuits numériques.
Édition de l’état actif
L’utilisation du niveau de tension le plus élevé ou le plus bas pour représenter l’un ou l’autre état logique est arbitraire. Les deux options sont l’état actif haut et l’état actif bas. Les états actif-haut et actif-bas peuvent être mélangés à volonté : par exemple, un circuit intégré de mémoire morte peut avoir un signal de sélection de puce qui est actif-bas, mais les bits de données et d’adresse sont conventionnellement actifs-haut. Il arrive qu’une conception logique soit simplifiée en inversant le choix du niveau actif (voir les lois de De Morgan).
| Niveau logique | Signal actif-haut | Signal actif-bas |
|---|---|---|
| Haut logique | 1 | 0 | Bas logique | 0 | 1 |
Le nom d’un signal actif-low est historiquement écrit avec une barre au-dessus pour le distinguer d’un signal active-high. Par exemple, le nom Q, lu « Q bar » ou « Q not », représente un signal actif-bas. Les conventions couramment utilisées sont :
- une barre au-dessus (Q)
- une barre oblique de tête (/Q)
- un préfixe ou un suffixe n minuscule (nQ ou Q_n)
- un # de queue (Q#), ou
- un suffixe « _B » ou « _L » (Q_B ou Q_L).
De nombreux signaux de commande en électronique sont des signaux actifs-bas (généralement les lignes de réinitialisation, les lignes de sélection de puce et ainsi de suite). Les familles logiques telles que TTL peuvent absorber plus de courant qu’elles ne peuvent en fournir, ce qui augmente le fanout et l’immunité au bruit. Elles permettent également la logique OU câblé si les portes logiques sont à collecteur ouvert/à drain ouvert avec une résistance d’excursion haute. Des exemples de ce type sont le bus I²C et le réseau de contrôleurs (CAN),et le bus local PCI.
Certains signaux ont une signification dans les deux états et la notation peut l’indiquer. Par exemple, il est courant d’avoir une ligne de lecture/écriture désignée R/W, indiquant que le signal est haut en cas de lecture et bas en cas d’écriture.
Niveaux de tension logiqueEdit
Les deux états logiques sont généralement représentés par deux tensions différentes, mais deux courants différents sont utilisés dans certaines signalisations logiques, comme l’interface de boucle de courant numérique et la logique en mode courant. Des seuils haut et bas sont spécifiés pour chaque famille logique. Lorsqu’il est inférieur au seuil bas, le signal est « bas ». Lorsqu’il est au-dessus du seuil haut, le signal est « haut ». Les niveaux intermédiaires ne sont pas définis, ce qui entraîne un comportement de circuit hautement spécifique à la mise en œuvre.
Il est habituel d’autoriser une certaine tolérance dans les niveaux de tension utilisés ; par exemple, 0 à 2 volts pourrait représenter le 0 logique, et 3 à 5 volts le 1 logique. Une tension de 2 à 3 volts serait invalide et ne se produirait que dans une condition de défaut ou pendant une transition de niveau logique. Cependant, peu de circuits logiques peuvent détecter une telle condition, et la plupart des dispositifs interpréteront le signal comme étant simplement élevé ou faible d’une manière non définie ou spécifique au dispositif. Certains dispositifs logiques intègrent des entrées à déclenchement de Schmitt, dont le comportement est beaucoup mieux défini dans la région du seuil et qui ont une meilleure résistance aux petites variations de la tension d’entrée. Le problème du concepteur de circuits est d’éviter les circonstances qui produisent des niveaux intermédiaires, afin que le circuit se comporte de manière prévisible.
| Technologie | Voltage L | H. tension | Notes | MMCOS | 0 V à 1/3 VDD | 2/3 VDD à VDD | VDD = tension d’alimentation | TTL | 0 V à 0.8 V | 2 V à VCC | VCC = 5 V ±10% |
|---|
Presque tous les circuits numériques utilisent un niveau logique cohérent pour tous les signaux internes. Ce niveau, cependant, varie d’un système à l’autre. L’interconnexion de deux familles logiques quelconques nécessitait souvent des techniques spéciales telles que des résistances d’excursion haute supplémentaires ou des circuits d’interface spécialement conçus, connus sous le nom de décaleurs de niveau. Un décaleur de niveau connecte un circuit numérique qui utilise un niveau logique à un autre circuit numérique qui utilise un autre niveau logique. On utilise souvent deux décaleurs de niveau, un pour chaque système : Un pilote de ligne convertit les niveaux logiques internes en niveaux de ligne d’interface standard ; un récepteur de ligne convertit les niveaux d’interface en niveaux de tension internes.
Par exemple, les niveaux TTL sont différents de ceux du CMOS. En général, une sortie TTL ne monte pas assez haut pour être reconnue de manière fiable comme un 1 logique par une entrée CMOS, surtout si elle est seulement connectée à une entrée CMOS à haute impédance d’entrée qui ne fournit pas de courant significatif. Ce problème a été résolu par l’invention de la famille de dispositifs 74HCT qui utilise la technologie CMOS mais des niveaux logiques d’entrée TTL. Ces dispositifs ne fonctionnent qu’avec une alimentation de 5 V.
.